为满足这些的应用需求，Altera近日宣布在下一代28nm FPGA中采用创新技术，即嵌入式HardCopy模块、部分重新配置新方法以及嵌入式28Gbps收发器。这些创新技术将将给业界带来超越摩尔定律的好处，大大提高下一代Altera FPGA的密度和I/O性能，并进一步巩固相对于ASIC和ASSP的竞争优势。
新的嵌入式HardCopy模块是可定制硬核知识产权(IP)模块，利用了Altera独特的HardCopy ASIC功能。它们用于增强标准或者需要大量逻辑的功能，例如接口协议、专用功能和专业定制IP等。嵌入式HardCopy模块帮助用户缩短了设计面市时间，同时降低了成本和功耗。
“在下一代FPGA里中，可在嵌入式HardCopy中硬化某些固定的功能和IP(包括客户自己提供的IP和功能固定的功能)，以节省成本和芯片面积。” Altera公司亚太区高级市场经理罗嘉鸾女士进一步解释说。比如，同样功能的电路，分别采用HardCopy实现与采用FPGA实现，两者所需的逻辑数量比为1:4。在下一代FPGA里嵌入HardCopy模块，就能同时获得FPGA在灵活性和HardCopy在面积和功耗方面的优势。
Altera亚太区高级市场经理罗嘉鸾
利用部分重新配置功能，设计人员可以重新配置部分FPGA，而其他部分仍然正常运行。这对于要求连续运行的系统非常重要，它允许设计人员在不中断服务的情况下更新或者调整功能。部分重新配置功能不但降低了功耗和成本，而且在FPGA中去掉了那些不同时工作的功能，因此还提高了有效的逻辑密度。将这些功能放在外部存储器中，需要时再装入。这样，单片FPGA可以支持多种应用，从而减小了FPGA体积，节省了电路板空间，降低了功耗。
目前为止，部分重新配置方案是比较耗时的任务，要求设计人员非常熟悉复杂的FPGA体系结构。Altera在其Quartus II设计软件成熟可靠的渐进式编译设计流程顶层构建了新功能，从而简化了部分重新配置过程的实现。
“重新配置采用软件方式完成，不需要布局布线等硬件设计。而且，客户可以定义可重新配模块的大小，重新配置的次数也是没有限制的。” 罗嘉鸾女士表示。
延续在嵌入式收发器技术上的领先优势，Altera开发了28Gbps嵌入式收发器。这一高速收发器将帮助用户实现单片400G系统等下一代设计，能大大减少外部元件、I/O数量并降低功耗和成本。
“这些针对ASIC/ASSP机遇的创新在产品密度、功耗和收发器方面带来了巨大优势，给业界带来超越摩尔定律的好处，也使得Altera的未来产品能获得更大的市场机遇。” 罗嘉鸾表示。
