GPON功能一览
GPON是时分复用(TDM)系统，基于现存设施的再使用，从远端传送数据时，时隙分配给了终端用户。如图1所示，在GPON中有两个主要的数据流。下行方向从OLT(光线路终端，Optical Line Terminal)到光分路器，传播数据到多个ONU(光网络单元，Optical Network Units)。在上行方向，这个过程相反。给每个用户（ONU）分配一个时隙以便传送数据，随后在单根光纤上与其它数据结合在一起发送到中央办公设备（OLT）。ONU是互相分开的，ONU源数据是由突发数据组成的，由于多个ONU的不同光长度，在上行数据里内部的相位有变化，并将发生冲突。OLT的挑战是修正每个ONU的排列，并确保在上行光链路中每个突发数据同步。
在OLT中，上行通路处理这些高速突发数据的锁定时间要求是很有挑战性的（对GPON的典型值为50比特），然而传统的XAUI或基于SERDES的SONET/SDH的锁定时间很长（数千比特）。结果客户不得不使用特殊的，分立的突发模式接收器（BMR）。然而传统的BMR消耗很大的功率，且难以升级，导致无法优化体积，最终增加了系统的成本。
迄今为止对这些特殊的BMR还没有特殊的解决方案。然而随着FPGA的出现，它们支持快速锁定，执行时间短，集成的BMR功能支持达2Gbps的速度。
理想的BMR
如前所述，为了处理上行通路的动态性质，BMR必须满足一组特定的要求。理想的BMR应有非常快的锁定时间，支持高速串行数据速率，同时又保持最小的尺寸和最小的功耗。传统的BMR已提供了针对GPON的数据速率，但在成本、功耗和电路板的面积方面做了一些折衷。另外一方面，过去FPGA提供灵活性和很高的集成度，但这些FPGA的SERDES不能满足GPON所要求的锁定时间和数据速率的要求。理想的解决方案取决于BMR和FPGA。现在的解决方案是目前FPGA的I/O能力。这些编程平台的独特功能是在每个引脚上端接上行PON通路，与传统的BMR器件相比较，提供了节省成本和可升级的解决方案。目前使用的最普通的方法是用FPGA采样输入数据。
这个方法所关注的是性能和功耗。FPGA对PON终端提供了另外一种方法，这种FPGA是LatticeSC系列。这些器件通过合并每个I/O内的特殊逻辑来应对BMR的挑战，可动态地适应不同的线而无需使用FPGA逻辑。
如图2所示，嵌入在每个I/O中的是输入延时块（INDEL）和自适应输入逻辑（AIL），动态地补偿时序相位变化，使每个引脚的速度达2Gbps。终端的结果是完整的I/O系统，支持快速锁定时间和传统BMR的性能，但具有很高的集成度，而且是低功耗的编程平台。
如何进行AIL相位修正
传统的BMR使用时钟数据恢复（CDR）在OLT中产生上行采样时钟。如前所述，用于GPON应用的时钟方法要求专用的大功率电路，以满足挑战性的速度和上行通路的锁定时间要求。因为GPON的物理层是基于现有的TDM设备，GPON其本身的性质是时间环，意为在OLT本地的参考时钟可以作为参考时钟来采样输入数据。AIL利用这个本地OLT时钟源产生本地的625MHz时钟。这个时钟用来对输入数据采样，对连续突发模式进行动态延时，端接多个ONU时补偿上行通路的相位变化。
