DVB-C视频传输接口ASI的实现
2006-08-15 10:56:33来源：电子技术应用 作者：dvbcn热度:
摘要：一种基于同轴电缆的ASI传输接口方案采用CYPRESS公司芯片实现ASI的发送和接收，并用逻辑编程器CPLD完成SPI与ASI互相转换所需的逻辑控制。CPLD软件设计灵活，为软件的升级和功能扩展提供了方便，并在实际应用中取得了良好的效果。
关键词：ASI SPI MPEG-2 TS包
在目前的DVB-C广播电视系统的传输接口中，有两种MPEG-2视频传输接口标准：异步串行接口标准 ASI和同步并行接口SPI。SPI一共有11位有用信号，每位信号差分成两个信号用来提高传输抗干扰性，在物理链接上用DB25传输，因此连线多且复杂，传输距离短，容易出现故障。但SPI是并行11位信号，处理简单且扩展性强，因此目前一般的MPEG-2视频编码器的输出和视频解码器的输入都是标准的并行11位信号。ASI用串行传输，只需一根同轴电缆线传输，连线简单，传输距离长。根据SPI和ASI的优缺点，需要传输信号的SPI和ASI的互相转换。
1 SPI信号结构
并行传输系统SPI包括一位时钟信号、8位数据信号、一位帧同步信号PSYNC和一位数据有效信号DVALID。帧同步信号对应TS包的同步字节047H，DVALID信号用来区分TS包的长度为188个字节或204个字节。当TS包长为188字节时，DVALID信号一直为高，同时所有信号都与时钟信号保持同步。SPI数据格式如图１所示。
2 ASI接口
ASI传输流可以有不同数据速率，但传输速率恒定，为270Mbps，因此ASI可以发送和接收不同速率的MPEG-2数据。ASI传输系统为分层结构。最高层、第2层使用MPEG-2标准ISO/IEC 13818-1（Systems），第0层和第1层是基于ISO/IEO CD 14165-1的FC纤维信道。FC支持多种物理传输媒介，本方案选用同轴电缆传输，图2是基于同轴电缆的ASI传输系统框图。
首先将包同步的MPEG-2传送包的8－bit码字转换成10－bit码字；接着在并／串转换时，当要求输入一个新字、而数据源还没有准备好时，应插入一个K28.5的同步字，以达到ASI的固定270Mbps传输速率。所形成的串行比特流将通过缓冲／驱动电路和耦合网络，送到同轴电缆连接器上。插入同步码字可以有三种方法：传输码流的单个字节前后不能都是同步字；传输码流的单个字节前后必须都是同步字；或者是两者的组合。
到达同轴电缆的接收数据，首先要经过连接器和耦合网络耦合到恢复时钟和数据的电路上，然后进行串／并变换；为了恢复字节同步，ASI解码器必须先搜寻到K28.5同步字，一旦搜索到该同步字，即为随后接收的数据标定了边界，从而建立了解码器输出字节的正确字节排列；最后进行10/8－bit变换，恢复出包同步的MPEG-2 TS码流数据。但是K28.5同步字不是有效数据，因此解码时必须删除。
3 ASI接口实现方案
在本方案中，MPEG-2 TS码流由单片MPEG-2编码器MB86390提供，它输出符合SPI标准的并行11位信号，TS包长度为188个字节。在SPI／ASI转换方案中，主要选用CYPRESS公司cyb923／cyb933芯片、异步FIFO和逻辑编程器CPLD实现。
cyb923主要实现码字的8/10bit转换、插入同步字K28.5和并／串变换。ASI的传输速率恒定为270MHz，而输入MPEG-2 TS码率是不同的，所以要用FIFO实现速率匹配，需要对输入的SPI数据、FIFO和cyb923之间的通信进行逻辑控制。综合性能、价格和程序复杂度的考虑，本方案采用xilinx公司的CPLD逻辑编程器XC95108;用VHDL编程实现对它们的逻辑控制。ASI的解码也是相似的过程，cyb933主要实现10/8bit转换、去除同步字K28.5和串并变换。系统的整体构架如图3所示。
图2是基于同轴电缆的ASI传输系统框图
3.1 ASI编码
在ASI的编码过程中，只需将MPEG-2 TS的八位数据和一位TS码率传输时钟输入到CPLD。因为在本方案中，TS格式为188个字节，因此数据有效信号DVALID一直为高，CPLD忽略这个信号，只管接收TS码流数据，而不用关心TS码流的同步头。PSYNC帧同步信号也一样忽略。CPLD将接收到的数据以TS码率时钟写入FIFO。当FIFO半满时，CPLD接收到FIFO的半满信号，然后CPLD给cyb923发FIFO可读信号，cyb923以27Mbps读取FIFO中的数据；当CPLD计数到cyb923读取了一定数量的FIFO数据，CPLD则向cyb923发送FIFO不可读信号，防止FIFO读空。MPEG-2传输码率的并行最大速度为27/8＝3.375Mbps，而读FIFO速率为27Mbps，因此FIFO不会有溢出。考虑到延时，本方案选用较小容量的FIFO7202。cyb923在FIFO不可读时，向ASI码流中填充K28.5以维持270Mbps的固定传输速率。最后串行数据经过驱动就可用同轴电缆传送出去。本方案中，同步字K28.5的插入采用传输码流的单个字节前后不能都是K28.5同步字的方式。这种方案相对其它两种方案来说，判断和处理都相对简单。
责任编辑：DVBCN编辑部
为您推荐
澜起科技DVB-C有线数字电视信道解调芯片荣获中国芯“最佳市场表现奖”不久前，中国集成电路产业促进大会暨第四届“中国芯”颁奖典礼在无锡隆重举行。澜起科技的DVB-C有线数字电视信道解调芯片M88DC2800凭借其优异的产品性能及出色的市场表现，荣获中国芯“最佳市场表现奖”。由工业和信息化部电子信息司指导、信息产业部软件与集成电路促进中心（CSIP）主办的“中国芯”评选活动，旨在为中国集成电路企业的优秀产品搭建一个集中展示的平台，促进企业的自主创新，有效推动“中国芯”的市场化及产业化。本届“中国芯”活动的主题为“以应用促发展、以创新树品牌”，共有五十余家集成电路设计企业及其终端应用厂商的近百款产品参与了角逐，产品涵盖计算机及外围设备、手机通信、消费类电子、卫星通讯
德芯青县广播电视局数字电视DVB-C系统系统实施基本目标建设青县有线数字广播、电视、信息多媒体多功能综合业务平台。基于HFC网，为用户提供高质量的数字电视节目，并能不断拓展数字多媒体综合应用业务。平台规划与建设思路A、全网共计使用17个频点来传输数字电视节目，每个编码包占用频率带宽8MHz，每个包传输6-8套标清数字电视节目。信号调制方式：64QAM调制。整个系统有足够的预留空间，以适应将来系统的升级和节目扩容。B、全网传输100套左右标清数字电视节目，A包72套节目、B包24套节目、C包4套节目。C、数字前端系统硬件部分应当有N+1的设备备份计划。D、17个频点设计容量中包括括数字前端部分硬件系统、CAS系统、SMS系统、EPG系
DVB-C 机顶盒信源解码器的设计与实现本文实现了以SC2005为主芯片的机顶盒信源解码器，并将该解码器配接L64768前端，组成了符合DVB-C标准的完整机顶盒方案；可对符合MPEG-2标准的音视频流进行解码并兼容PAL/NTSC/SECAM制式的模拟电视接收。引言近年来，我国广播电视数字化发展的进程明显加快，从而直接引发了对机顶盒(Set-topBox)的巨大市场需求，凸显了其重要性。在机顶盒的研发过程中，信源解码器的研制是整个开发工作的基础和核心。随着机卡分离政策的出台，信源解码器的通用性和复杂性，使其在机顶盒终端的开发过程中变得更加重要。本文论述的即为符合DVB-C标准的数字有线电视机顶盒信源解码器的设计与实现。总体方案机顶
