高码率QPSK 全数字接收机关键技术研究

由于具有较好的频带利用率和抗噪声性能，QPSK 已成为一种在测控和通信领域广泛使用的
数字调制方式。
随着软件无线电的不断发展，直接中频数字解调已变得越来越容易，而时钟同步和载波同步
是解调的关键问题。因而在全数字接收机中，同步过程通常通过算法在FPGA 或DSP 中实
现，其通用性、互换性和移植性较强。
1 QPSK 全数字接收机结构
QPSK 调制信号是抑制载波的信号，无法用常规的锁相环或窄带滤波器直接提取参考载波，
但其载波相位变化只能提取有限的几个离散值，因而可通过非线性处理恢复载波信号，从而
完成相干解调。图1 是QPSK 全数字接收机的框图，首先中频信号经抗混叠滤波后进入A/D
变换器采样。在满足奈奎斯特采样定理的条件下，应尽可能提高采样率，以获得较高的采样
信噪比，同时，模拟抗混叠滤波器也更易于实现。数字下变频将中频信号搬移至零频，得到
基带的I(In-phase)，Q(Quadrature)信号。由于采样率相对于信号带宽较大，因此需要进行抽
取，降低数据率到一个合适的程度，以便于后续的信号处理。假设下变频及抽取后的复基带
信号为：
其中，an 是传输的数据，g(t)是系统脉冲响应，除去码元信息an 后还存在3 个未知参数：
时钟误差ε，载波相位误差θ0 和载波频偏△f。这3 个参数的分布是随机的，只有恢复了这
3 个参数，an 才能被正确地估计出来。
具体实现上要求解调的本振频率振荡在固定频率上而频差、相差和定时误差的消除通过同步
算法在数字信号处理器中完成。
2 同步算法
2.1 定时同步
在载波同步和定时同步中，本文首先进行定时同步从而得到近最佳采样点，以减少随后进行
的载波同步过程的计算量。也因为如此，使得定时同步时受到相位变化的影响，所以应选用
对载波相位不敏感的定时同步算法，其结构如图2 所示。
如图2 所示，下变频后的数据经过滤波和抽取，I/Q 两路信号速率已降到2 倍码元速率，即
1 个码元2 个采样点。而定时误差检测算法如下：
图3 中，设星号位置为最佳采样点，1 个码元2 个点。其中奇数位置是峰值，偶数位置是中
间点，即过零点。而图中的矩形点位置为实际的采样点，可知实际采样时钟滞后。式(2)用
幅度上的误差来表示定时上的误差，根据式(2)即可提取得到误差信号。
得到的误差信号经过环路滤波即可反馈对I/Q 两路进行修正。本文采取通过3 点的二次插值
运算，即抛物线插值得到近最佳采样点，此时I，Q 两路1 个码元只有1 个采样点，从而有
效地减少了后一阶段载波同步的计算量。
2．2 载波同步
硬判决型COSTAS 环是算术运算和逻辑运算的方法，对正交解调输出的两路基带信号进行
非线性处理，产生相位误差控制信号，通过环路滤波，控制载波恢复锁相环路。硬判决型
COSTAs 环具有入锁信噪比低，误码率性能好的优点，适合信噪比低的PSK 信号的解调。
设经过定时同步后的I，Q 两路信号分别为：
式中，△φ 表示本地载波和接收信号的相位差，包括式(1)中的θ0 以及由载波频偏△f 产生
的相位差。然后经过鉴相器得到相位误差，如式(5)所示：
鉴相曲线如图4 所示，其中横坐标为弧度。
鉴相得到的相位误差接着进行环路滤波，在定时同步时选用的是一阶的滤波器，而载波同步
时采用了二阶环路。将得到的误差估计值与经过定时同步的信号进行复数乘法以消除相位差
的影响。但是这样估计得到的结果存在四维相位模糊度，需通过差分编译码消除。
以上算法在Matlab 中用M 函数进行仿真，用程序得以验证。
3 计算机仿真
在Matlab 中，系统首先生成PN 9 的伪随机码作为基带信号。进行格雷码的预差分编码，上
下变频后得到正交和同相两路基带信号：
其中频偏和初始相差在仿真中给定，通过算法来估计。
信道中的噪声通过与随机序列相加引入，用